随着 AI 芯片供应链深度整合加速，存储与晶圆代工两大巨头的合作正从产品层面延伸至战略层面。
SK 集团会长崔泰源（Chey Tae-won）于 4 日与台积电董事长魏哲家（C.C. Wei）举行会谈，这也是两人自 2024 年 6 月以来的首次会面。据 SK 海力士官方 X 账号发布的内容，此次会谈聚焦下一代 AI 技术、HBM 及先进封装三大议题。
此次会谈的战略背景尤为值得关注：从 HBM4 代起，SK 海力士已将基底芯片生产全面外包给台积电，结束了历代 HBM 均自主生产基底芯片的模式。据报道，这一转变源于 AI 客户对基底芯片功能定制化需求的持续攀升，以及台积电先进制程在精细功能实现方面的工艺优势。
与此同时，作为 AI 芯片封装核心工艺的 CoWoS 产能持续吃紧，进一步凸显台积电在 AI 供应链中的关键地位。在此背景下，SK 海力士一方面深化与台积电的封装协同，另一方面也在积极探索与英特尔的先进封装合作，寻求多元化布局。
基底芯片外包台积电，HBM 供应链格局生变
据报道，台积电在 SK 海力士 HBM 战略中的角色已发生根本性转变。在 HBM3E 及此前各代产品中，SK 海力士均在内部自主完成基底芯片生产；而从第六代产品 HBM4 开始，这一工序已正式外包给台积电承接。具体而言，HBM4 将采用台积电 12 纳米制程生产的基底芯片，并与 SK 海力士第五代 10 纳米级（1b）DRAM 制程相结合，为英伟达下一代 Vera Rubin 平台提供动力支持。
报道将这一转变归因于客户对基底芯片功能定制化程度的要求不断提高，台积电的先进制程能力能够满足更精细的功能实现需求。竞争态势同样是推动因素之一：该媒体今年 3 月的报道还指出，SK 海力士正在考虑采用台积电 3 纳米制程用于 HBM4E 的逻辑基底芯片，部分是为了应对三星计划在 HBM4E 逻辑基底芯片上使用其自研 4 纳米制程所带来的压力。
CoWoS 产能告急，先进封装成 AI 时代新瓶颈
先进封装已成为 AI 时代的另一关键瓶颈，并在此次会谈中占据重要议程。据报道，SK 海力士目前与英伟达和台积电形成了紧密的三方协同框架：HBM 供应以英伟达订单为基准，先进封装则由台积电负责执行。然而，分析指出，将 GPU 与 HBM 集成于单一封装的 CoWoS 工艺目前产能已无法跟上需求的急速攀升。
台积电 CoWoS 月产能预计将于 2026 年底扩增至约 11.5 万至 14 万片，并进一步提升至 2027 年的约 17 万片。尽管如此，产能缺口压力依然持续。据报道，SK 海力士正在同步评估与英特尔的先进封装合作，据报道已着手测试英特尔基于 EMIB 技术的 2.5D 封装方案在 HBM 应用场景中的可行性，以应对台积电 CoWoS 产能持续承压所带来的潜在供应风险。
