8 月 20 日，SK 海力士与弗吉尼亚大学等机构的研究人员在顶级科学期刊《自然 · 电子学》（Nature Electronics）联合发表论文，系统阐述了共封装光学（CPO）技术在高性能计算与 AI 领域的发展路线图。这是 SK 海力士首次在该级别期刊公开其 AI 互联架构的技术蓝图。
该论文认为，HBM 解决了芯片内部的内存瓶颈，但随着 AI 集群规模扩展至数千块 GPU，机架与机架之间的数据传输已成为新的制约——即 " 带宽墙 "。CPO 被定位为突破这一瓶颈的关键路径。
论文提出的长期愿景，是将光互联进一步延伸至内存接口。现有方案中，光互联主要解决处理器之间、机架之间的数据传输问题。而论文提出的 " 以光为中心 "（optics-centric）架构，则通过光子中介层（photonic interposer）将处理器资源池（XPU pool）与内存资源池（memory pool）直接相连。使多个 AI 加速器共享大容量内存，突破现有封装物理限制。
该论文通讯作者为 SK 海力士 AI 基础设施团队负责人 Seunghoon Hong，以及弗吉尼亚大学电气与计算机工程系教授 Kyusang Lee，参与机构还包括伊利诺伊大学厄巴纳 - 香槟分校（UIUC）、南洋理工大学（NTU）、麻省理工学院（MIT）和延世大学。
AI 模型的训练早已不局限于单块芯片或单台服务器，而是跨越由机架（Rack）和机群（Pod）组成的大规模网络运行。在这种架构下，系统整体性能不仅取决于处理器与内存之间的连接效率，还高度依赖机架之间的数据传输速度。
数据显示，算力每两年增长约 3 倍，而互联带宽同期仅增长约 1.4 倍。
Kyusang Lee 在论文中直接指出：" 即使计算芯片变得更强大，如果芯片之间的数据传输跟不上，整体系统性能也无法提升。用光互联替代存在固有物理限制的铜互联，是实现未来可扩展性最有前景的路径。"
CPO：把光学引擎装进处理器封装
CPO 的核心思路是将光学收发器（TRx）集成进与处理器相同的封装内，让芯片之间用光信号而非长距离电信号交换数据。
Seunghoon Hong 对此的描述是："CPO 从根本上改变了数据在 AI 系统中的流动方式，消除了扩展算力的最大障碍之一。"
论文为下一代 AI 基础设施设定了明确的技术指标：每节点带宽超过 100 Tb/s、能耗低于 1 pJ/bit、芯片间延迟低于 10 纳秒。
论文还梳理了 CPO 从 2D、2.5D 中介层配置到 3D 异构堆叠的演进路线，并逐一列出商业化部署需要攻克的关键技术挑战。
更长远的目标：把光延伸到内存接口
论文提出的长期愿景，是将光互联进一步延伸至内存接口——这是比当前 CPO 讨论更进一步的架构设想。
现有方案中，光互联主要解决处理器之间、机架之间的数据传输问题。而论文提出的 " 以光为中心 "（optics-centric）架构，则通过光子中介层（photonic interposer）将处理器资源池（XPU pool）与内存资源池（memory pool）直接相连。
Kyusang Lee 表示：" 将光互联延伸至内存接口，将突破计算芯片周围的物理限制，解除对内存容量和电气连接数量的约束。"
Hong 则补充道：" 最大的优势在于，通过提升数据移动效率，AI 系统可以更灵活地扩展。这最终为客户提供了更高效运营 AI 基础设施的基础。"
从 HBM 供应商到系统架构参与者
HBM 解决了 AI 加速器封装内部的内存带宽问题，是 SK 海力士过去几年的核心竞争力所在。而 CPO 路线图的发布，意味着该公司正将技术布局从单一组件延伸至系统级架构。
Hong 在采访中明确表达了这一转变：" 内存公司正在从提供单一组件的角色，演变为通过 CPO 等技术帮助提升客户整个系统竞争力的合作伙伴。"
Kyusang Lee 也指出，学术界与产业界的合作在这一过程中不可或缺：" 学术界擅长突破性能边界，产业界则理解大规模部署的实际要求——包括制造良率、成本、散热和供应链。将这两种视角结合，才能制定出切实可行的路线图。"
他同时坦承，商业化之路仍面临重大挑战：" 从集成低功耗光子器件，到开发一致性协议、提升系统可靠性，挑战依然显著。关键在于将内存器件与控制器、光子组件和封装作为一个集成系统进行协同设计。"
