如果您希望可以时常见面，欢迎标星收藏哦 ~
2025 年是 HBM3E 量产竞争白热化的一年，而围绕下一代高带宽存储（HBM4）的竞争已然拉开帷幕。3 月 19 日，SK 海力士宣布全球首发用于 AI 计算的 12 层 HBM4 样品，并已向主要客户出货，预计将在 2025 年下半年完成量产准备。这标志着 HBM4 技术的竞赛正式进入新阶段。
在 AI 计算时代，HBM 有着举足轻重的地位。高带宽内存（HBM）是通过垂直堆叠多个 DRAM 芯片，大幅提升数据处理速度，超越传统 DRAM 的能力，是一种高价值、高性能的产品。HBM 的爆火伴随着 2023 年 ChatGPT 的出现，它引发了人工智能市场的爆发式增长。自第一代 HBM 诞生以来，这项技术已发展至第六代，包括 HBM2、HBM2E、HBM3、HBM3E 和 HBM4。
图源：SK 海力士
HBM4，SK 海力士再胜一筹
自 2013 年开发出全球首款 HBM 以来，SK 海力士便在高带宽存储领域保持领先。2022 年，该公司成为全球首家量产 HBM3 的厂商，并在 2024 年成功量产 8 核和 12 核 HBM3E。如今，SK 海力士在 HBM4 领域再次抢占先机。
在 3 月 18 日召开的英伟达 2025 GTC 大会上，SK 海力士首次展示了其 12 层堆叠的 HBM4 模型。作为第六代 HBM 产品，该芯片的带宽提升至每秒 2TB，相当于同时处理超过 400 部全高清（FHD）电影的数据量，较 HBM3E 提升 60%。另据台媒报道，SK Hynix 在 HBM4 测试中良率达到 70%。业内人士此前透露，SK 海力士的目标是到 2024 年底，良率将超过 60%，而最近的进展进一步提高了这一数字，改进的速度非常快。
SK 海力士在 GTC 的展位（图源：SK 海力士）
在 GTC 大会上，英伟达公布了其 AI 处理器的发展路线图，其中下一代 Blackwell 系列的继任者 Rubin 将搭载 HBM4 存储器。Rubin 最初预计于 2026 年发布，但随着 SK 海力士 HBM4 的加速量产，部分分析师预测该平台可能提前至 2025 年下半年投入生产，并在 2026 年下半年正式上市。
尽管 SK 海力士未透露客户名单，但市场普遍认为其主要客户包括英伟达和博通（Broadcom）等美国科技巨头。在本届 GTC 大会上，英伟达公布了 AI 处理器的详细发展路线图，其中包括 Blackwell 系列的继任者 Rubin，Rubin 将配备 HBM4 存储器。Rubin 最初计划于 2026 年首次亮相，但时间表可能会加快，按照 SK 海力士 HBM4 的量产时间表来看，一些分析师预测 Rubin 最早将于 2025 年下半年投入生产，预计 2026 年下半年推出。
面对 SK 海力士的领先地位，三星正奋起直追，也计划在今年下半年启动 HBM4 的量产。三星存储业务负责人全永铉 ( Jun Young-hyun ) 表示，三星在 HBM 市场未能先行，导致这一领域的表现落后于竞争对手 SK 海力士 ( SK Hynix ) 。他强调，三星不会在下一代 HBM4 和定制晶圆上重蹈覆辙，所以要追赶上来。
面对 SK 海力士在 HBM 领域的领先地位，三星正在依托自身在存储芯片和晶圆代工领域的整合能力迎战。1 月 5 日据韩国朝鲜日报报导，三星 DS 部门存储业务部已完成了 HBM4 内存的逻辑芯片设计。Foundry 业务部方面也已经根据该设计，采用三星自己的 4nm 试产。待完成逻辑芯片最终性能验证后，三星将提供 HBM4 样品验证。目标是在上半年内完成量产准备认可（PRA）程序，外界推测这可能是未来与英伟达 Rubin 的发布时间相迎和。
三星预计，4nm 晶圆代工工艺将加速 HBM4 生产，使其在市场竞争中占据优势。4nm 是三星的旗舰晶圆代工制造工艺，其良率超过 70%。目前，该工艺已被用于 Exynos 2400 芯片，该芯片是三星旗舰 AI 手机 Galaxy S24 系列的核心处理器。
" 与台积电和 SK 海力士不同，我们的独特优势在于，我们的芯片设计团队直接参与 HBM4 的开发。" 三星高管表示。通过存储部门和晶圆代工部门的协作，三星希望在 HBM 和代工制造领域实现差异化竞争。
面对三星的 4nm 计划，SK 海力士和台积电已经展开反击。两家公司已经与台积电联盟，决定在原本计划采用的 12nm 工艺之外，新增 5nm 工艺来生产 HBM4 逻辑芯片。。
不过在本次 GTC 大会上，三星的主角并不是 HBM4，据《中央日报》（JoongAng Ilbo）报道，三星在圣何塞 GTC 大会上举办了一场技术研讨会，介绍其最新的第七代图形双倍数据速率（GDDR）存储器 GDDR7。 三星是英伟达 GeForce RTX 50 系列 GPU 的 GDDR7 主要供应商，希望借此维持在大会上的存在感，向全球科技行业证明其竞争力。然而，在 HBM 市场，三星尚未能在英伟达供应链中占据一席之地。
相比 SK 海力士和三星，美光则稍显保守，计划 2026 年实现 HBM4 量产。不过，美光对 HBM4 前景充满信心：预计 2025 年 HBM 业务收入达数十亿美元，目前 HBM 供应已售罄，且该时段的价格已确定。HBM4 性能较 HBM3E 提升 50% 以上，基于成熟的 1 β（1-beta）工艺。美光强调，HBM4E 将在内存业务中引入全新的范式，其中一项重要创新是采用台积电先进的逻辑晶圆代工工艺，为特定客户提供逻辑基底定制选项。值得一提的是，前段时间，美光还任命了台积电前董事长刘德音（Mark Liu）为董事会成员，以推动其 HBM4 研发进度并加快市场布局。
封装技术是 HBM 未来竞争的关键
在 HBM 存储器的发展过程中，散热是个大问题。若无法充分控制半导体芯片产生的热量，可能会对产品性能、生命周期和功能产生负面影响。因此，除容量和带宽外，包括散热在内均已成为先进存储器产品开发过程中的关键考虑因素。而控制散热的一大手段就是封装技术。
TSV（硅通孔）一直被是实现 HBM 产品速度的关键技术，它在 DRAM 芯片上钻出数千个微孔，以连接垂直穿透芯片上下层孔的电极，如果将 HBM 看作是一座 " 高楼 "，TSV 则像是这座大楼的 " 电梯 "。
图源：chosun
TC-NCF（热压键合非导电膜）是一种关键的 TSV 互连工艺，能够通过热压键合工艺结合非导电膜，在芯片之间提供高可靠性的电互连，同时减少短路风险并提高封装精度。目前三星和美光所采用的就是 TC-NCF 封装技术。SK 海力士的第一代和第二代 HBM 产品也是使用的 TC-NCF 封装技术。但是由于质量和量产能力的问题，SK 海力士于 2019 年开发出了一种名为批量回流模制底部填充（MR-MUF, Mass Reflow-Molded Underfill）的新型创新封装技术（MR-MUF 技术是一种通过熔化堆叠芯片间的凸点以连接芯片的技术。通过模制底部填充技术，将保护材料填充至堆叠芯片间隙中，以提高耐用性和散热性），它在 SK 海力士的 "HBM 成功故事 " 中扮演了关键角色。
TC-NCF 技术与 MR-MUF 技术散热性能的结构差异（来源：SK 海力士）
自 2019 年以来，MR-MUF 技术被应用于 SK 海力士的 HBM2 中，MR-MUF 技术另一个重要特性是采用了一种名为环氧树脂模塑料（EMC, Epoxy Molding Compound）的保护材料，用于填充芯片间的空隙。EMC 是一种热固性聚合物，具有卓越的机械性、电气绝缘性及耐热性，能够满足对高环境可靠性和芯片翘曲控制的需求。由于应用了 MR-MUF 技术， HBM2E 的散热性能比上一代 HBM2 提高了 36%。HBM3（堆叠 8 层 DRAM）也采用的是这项技术。
但是到了 12 层的 HBM3E，除了散热问题之外，翘曲也是一个挑战。要在整体厚度不变的情况下，DRAM 芯片必须比 8 层 HBM3 所用的芯片薄 40%，这就会发生翘曲。于是，SK 海力士又开发了 Advanced MR-MUF 技术，并引入了业界首创的芯片控制技术（在堆叠芯片时，对每个芯片施加瞬间高热，使顶层芯片下的凸点与底层芯片上的薄垫熔合。薄垫将芯片固定在一起，以防止翘曲）和改善散热效果的新型保护材料。在应用先进的 MR-MUF 技术后，与上一代 8 层 HBM3 相比，HBM3E 在散热性能方面提高了 10%，成为人工智能时代炙手可热的存储器产品。
HBM 产品发展及散热性能优化时间线
（图源：SK 海力士）
HBM4 产品 SK 海力士也采用了 Advanced MR-MUF 工艺，实现了 36GB 的容量，这是 12 层 HBM 产品中最高的容量。展望未来，Advanced MR-MUF 将应用于更广泛的应用领域，进一步巩固 SK 海力士在 HBM 技术方面的领先地位。
但是不得不承认的一个事实是，HBM 技术的未来仍充满挑战和机遇。SK 海力士 HBM 集成技术副总裁 Han Kwon-hwan 指出，HBM4 的量产面临诸多技术变量，团队将专注于提前预测并制定应对策略。
混合键合（Hybrid Bonding）是一种将芯片堆叠得更高以提高性能和容量的方法，同时保持产品厚度符合标准规格。当前的技术使用微凸块材料来连接 DRAM 模块，但混合键合可以消除对微凸块的需求，从而显著减少芯片厚度。在 HBM4 标准没有确定下来之前，HBM4 就考虑使用混合键合技术，后来，为了帮助制造商，JEDEC 决定将 12 层和 16 层 HBM4 堆栈的 HBM4 封装厚度减小至 775 微米，这样各大厂商现有的封装技术就可以达到需求。
12 层的 HBM 之后，混合键合或将成为下一代技术的必然选择。不过预计采用混合键合将导致价格整体上涨。
HBM 的几大发展趋势
先进制程驱动 HBM 演进：从三大存储巨头的 HBM4 的发展来看，HBM 的控制逻辑芯片（Base Die）正在向更先进的工艺节点发展，HBM4 已经从 12nm 推进到 5nm 和 4nm，未来 HBM5 可能采用 3nm 甚至更先进的制程，以提升数据吞吐量和降低功耗。
存储外包化：随着逻辑芯片制程日益先进，存储厂商在自主研发和制造高阶逻辑基底方面的难度加大，推动 HBM 生产向外部代工模式转移。台积电、三星和英特尔等代工厂的先进封装技术（如 Foveros、CoWoS-L）预计将在 HBM 制造中占据更重要的地位，以提升封装集成度、优化信号完整性，并增强散热能力。这一趋势不仅有助于 HBM 的进一步规模化量产，也将加速 HBM 与主流计算架构的深度融合。
考虑存算一体？：未来 AI 计算需求可能推动存算一体化（CIM）技术在 HBM 中的应用，减少数据传输延迟，提高能效比。通过在 HBM 内部集成小型计算单元（如 AI 加速器或近存计算架构），HBM 可能能够部分承担计算任务，从而降低 AI 推理和训练的功耗。
HBM 市场多元化：目前，HBM 主要应用于高端 AI 计算市场，如英伟达的 GPU 产品。然而，随着数据中心、高性能计算（HPC）、边缘计算和智能驾驶等领域对高带宽存储需求的提升，HBM 的应用范围正在快速拓展。未来，超算（Supercomputing）、5G/6G 基础设施、智能汽车 SoC 等领域也将成为 HBM 的重要增长点，推动市场规模进一步扩大。
混合存储架构兴起：尽管 HBM 在高性能计算领域具有独特优势，但其高昂的制造成本仍然是影响大规模普及的主要障碍。未来，行业可能探索 "HBM-Lite" 或 HBM 与 DDR/GDDR 结合的混合存储架构，以平衡性能、功耗与成本，满足不同应用场景的需求。例如，高端 AI 训练仍然依赖 HBM，而部分计算任务可能采用 DDR5/GDDR7 等存储技术，以优化整体 TCO（Total Cost of Ownership）。
未来几年，HBM 市场仍将是存储半导体领域最重要的技术高地。
