美光科技（MU.O）在当地时间 10 月 21 日召开的技术研讨会上，回应了一些外界近期关心的问题。
在 DRAM（动态随机存取存储器）架构上，长鑫存储本月早些时候推出 4F²。该架构据称单位面积晶体管数量可比目前主流的 6F² 架构更多，且一定程度摆脱了工艺瓶颈，推出后受到海外关注。
此次美光科技总裁兼首席技术与产品官 Scott DeBoer（ 斯科特 · 德波尔 ）回应称，美光将沿着 6F² 路径并开发 3D DRAM，不做 4F²，理由是复杂度与成本上升。美光研究了 4F² 20 年，认为这个方向没有可行微缩路径，沿着这个方向没有实际收益。
" 关于什么在驱动 DRAM 的晶圆位密度增加，外界存在一些用词上的误解。电容间距、电容尺寸和尺寸参数实际上才是决定位密度理论极限的关键。一切都围绕电容间距进行优化，在其之下可以通过 4F² 或 6F² 进行优化并适配给定的电容尺寸。真正的关键在于，在给定的电容间距下如何优化工艺和成本。"Scott DeBoer 称，部分关于 4F² 与 6F² 的比较多少有些故弄玄虚（smoke and mirrors）。
沿着 6F² 路径，Scott DeBoer 介绍了美光的迭代路线：在 1γ 制程节点引入 EUV（极紫外）光刻机，1δ 良率在爬坡并将于 2027 年进入量产爬坡阶段，1ε 节点正在开发并将采用晶圆键合技术，后一代将采用 High-NA EUV（高数值孔径极紫外）光刻机，再往后一代还在路径探索过程中，计划采用新材料。
在 1γ 尺寸下，一根 50 微米粗的头发宽度可以排下超 1500 个电容，1δ 节点的位密度则比 1γ 多了 20 多个百分点，可支撑差异化的 HBM5、vHBM（垂直高带宽内存）、vEIM（垂直边缘推理内存）产品。从 1995 年到 2026 年，美光已推出 22 个 DRAM 制程节点。
3D DRAM 技术也在开发中，背景是随着 DRAM 在平面微缩，单元接近原子极限，必须 " 往上建 "。
HBM 也在代际演进的过程中，同步走 3D、定制化的路线。美光 2026 年推出 HBM4 后，2027 年 ~2030 年计划分别推出 HBM4E、HBM5、HBM5E、HBM6。从 2028 年到 2030 年，同时是 vHBM1 到 vHBM3 的迭代以及 vEIM1 到 vEIM3 的迭代。
Scott DeBoer 解释，标准 HBM 是将存储通过中介层放在计算芯片旁边；vHBM 是让存储直接堆在计算芯片上，存储到计算有最短路径；定制 HBM 则是与客户联合设计。
在 HBM 定制的过程中，基底裸片定制成为关键一环。英伟达 8 月提出 NVHBM 概念，将定制的内存控制器集成到 HBM 基底裸片中，使内存控制器不必放在计算芯片上，以增加计算芯片可计算面积。近日有市场消息称，英伟达要求其内存供应商采用台积电 3nm 制程的基底裸片为其生产 NVHBM。
针对定制基底裸片，Scott DeBoer 表示，这是核心存储逻辑与计算逻辑汇合的地方，定制 HBM 将通过基底裸片上的逻辑带来差异化功能。从 HBM4E 起，HBM 就将在 JEDEC 标准（设立了通用底线）的基础上做定制。
Scott DeBoer 还形容了存储技术演进和需求增长的速度之快：从 H100 到 B300，单 GPU 的 HBM 用量增长了 3.6 倍；参照 1995 年保时捷 911 的价格和配置，以存储的速度演进，2026 年将是 270 万马力、价格 5 美元、2.3 万 MPG（每加仑燃油可行驶的英里数），" 相当于十艘航空母舰的动力 "；2026 年，100 颗 HBM4 堆栈的带宽合计约等于全球互联网总带宽。
( 本文来自第一财经 )
