字，建议阅读 8 分钟
硬氪获悉，时维感知（杭州）科技有限公司（以下简称 " 时维感知 "）已完成数千万元天使轮融资，投资方包括奇绩创坛、零以创投和鹏晨投资，一苇资本担任独家财务顾问。
时维感知成立于 2025 年 5 月，是一家面向端侧智能场景，研发神经形态感知与计算系统的科技公司。公司以自研神经形态芯片和类脑神经网络模型为技术基础，探索构建覆盖 " 感知—决策—执行 " 的全链路仿生机器神经系统，为具身硬件及其他端侧智能设备提供兼具低功耗、低时延与环境适应能力的信息处理底座。
以 GPT-6 Astra 为代表的新一代多模态大模型，虽已在物理世界调度与复杂推理层面展现出颠覆性的潜力，但其依赖海量矩阵运算与密集参数调用的高昂 " 智能成本 "，犹如一道无形的算力高墙，将强大的 AI 能力困于云端数据中心。当 AI 进一步从数字世界走向物理世界，这种传统计算模式开始面临新的挑战：现实世界中的智能交互不仅要求模型 " 想得明白 "，更要求系统能够实时感知、快速决策并及时响应。
随着具身智能产业加速跨越拐点、迈向规模化商业落地，当机器人真正步入开放、动态且充满不确定性的物理环境时，行业关注的重点也开始从单纯比拼模型能力，转向由感知能力、计算时延、能耗效率与落地成本共同决定的系统级能力。然而，端侧设备受限于电池续航、散热空间与极小的硬件体积，既无法承受传统计算架构下高频采样与海量数据搬运所带来的功耗灾难，也无法仅靠简单粗暴的 " 云端模型压缩 " 或高延迟的网络调用，来满足真实世界中毫秒级动作响应的刚需。
面对这一结构性矛盾，时维感知团队敏锐地指出，真正的端侧 AI，绝不是在云端大模型的基础上做 " 减法 "，而是必须在芯片设计、传感器机制、算法网络与系统架构之间展开深度的底层协同重构。端侧智能的下半场战役，已彻底告别参数堆叠或单颗芯片算力峰值的粗放式内卷，转而追求计算范式与系统架构的底层跃迁。其核心逻辑在于：在极致受限的物理条件下，将每一瓦特功耗的价值榨取到极致，输出最大化的 " 有效智能 "。
围绕端侧 AI 的生存痛点，时维感知选择从底层逻辑出发，发起了一场针对机器信息处理机制的系统级重构。
在传统的端侧 AI 逻辑中，机器对世界的感知与计算往往是 " 机械式 " 且极度冗余的。系统犹如一台不知疲倦却缺乏焦点的全局扫描仪，以固定的频率全量吞吐着物理世界的庞杂数据。即使环境毫无变化，底层硬件依然在被动地持续采样、传输与计算。这种 " 盲目且全局 " 的信号处理模式，在面对复杂多变的真实环境时，不可避免地产生了海量的无效算力空转，最终在端侧设备上转化为难以逾越的 " 功耗墙 " 与 " 延迟瓶颈 "。在端侧智能体呼唤极速响应的今天，这种沿用多年的粗放式计算范式已触及产业天花板。
为突破这一产业瓶颈，时维感知从生物神经系统的高效信息处理机制中提取工程灵感，推动端侧算力底座的底层范式革新，打造了全链路仿生机器神经系统。与传统架构不同，生物神经系统具备天然的 " 事件驱动 " 与 " 稀疏激活 " 特性，外界刺激发生变化时，神经元才会产生脉冲并传递信息。信息的表达和计算具有事件驱动、稀疏激活和时空协同等特征，能够以较低能耗完成对动态环境的持续感知与快速响应。
基于此，时维感知通过自研的神经形态底层架构，将这一仿生机制深度引入端侧智能系统。在核心的计算层面，时维感知颠覆了传统同步时钟周期的计算范式，将信息的传递与处理转化为离散的异步神经脉冲。这意味着，计算单元仅在接收到有效脉冲事件时才会被激活（即 " 无事件不计算 "），从而将静态背景下的动态功耗降至近乎于零。
此外，为了充分发挥仿生计算处理时空特征的优势，时维感知在芯片微架构上进行了高度并行的分布式设计与存储路由优化，极大缓解了传统算力芯片中因频繁读写外部存储而导致的 " 内存墙 " 高耗能问题。这种从连续数值计算向异步脉冲计算的跃迁，让端侧设备无需依赖暴力的算力堆叠，便能以极低的功耗处理复杂的时空动态信息。
在完成感知与计算底层架构重构的基础上，时维感知进一步将神经形态技术由单点芯片能力向系统级架构延伸，着眼于整机系统的全局协同，将仿生的神经形态机制贯穿至 " 感知—决策—执行 " 的完整闭环。这种架构层面的全链路重塑，从物理根源上削减了跨模块间的数据传输冗余，并显著缩短了端侧智能设备在复杂环境下的端到端响应周期。
从 " 全局冗余处理 " 转向 " 全链路事件驱动 "，不仅是技术实现路径的转换，更是端侧智能底层逻辑的系统性升维。通过彻底摆脱传统高频密集计算的资源依赖，时维感知正在构建一种更契合物理世界交互规律的新型信息处理架构，为具身智能及各类泛端侧设备在受限资源下的商业化普及，提供坚实且务实的底层支撑。
神经形态计算并不是一个单点技术问题。要将其类脑仿生机制从实验室研究转化为可部署的端侧系统，需要同时解决芯片设计、感知数据编码、脉冲神经网络训练、软硬件适配以及整机系统集成等一系列问题。
围绕上述问题，时维感知从硬件、模型与系统三个层面进行协同布局。在硬件层面，公司围绕事件驱动和稀疏计算机制，研发神经形态感知芯片，实现感知信号的脉冲化编码，为类脑信息处理提供物理基础；在模型层面，公司以自研脉冲神经网络架构为核心，使信息能够通过离散脉冲及其时间关系进行表达和计算；在系统层面，公司进一步打通感知、决策与执行链路，以降低不同模块之间的数据转换、传输与协同成本。
这种从底层硬件到算法模型再到系统架构的协同设计，也构成了时维感知区别于传统端侧 AI 优化路径的重要特征。相较于仅在既有计算架构上进行模型压缩或算力优化，时维感知更强调硬件架构与算法机制的相互匹配，从源头减少冗余计算和数据搬运，在功耗、时延、成本与智能水平之间取得更适合端侧场景的平衡。
目前，时维感知已完成首次流片，其脉冲编码芯片 ASC-01 已顺利完成封装、点亮及测试全流程。
硬核技术的突破离不开顶尖团队的支撑。时维感知的核心团队成员来自剑桥大学、新加坡国立大学和浙江大学，研究方向覆盖 AI 传感、脉冲神经网络等前沿领域。公司骨干成员还包括来自海康威视、迈瑞医疗等企业的资深工程师，具备芯片设计、算法研发、软硬件适配及系统集成的产业实战经验，为公司从底层芯片研发走向系统级产品落地提供了工程化支撑。
这种兼具前沿科研与产业工程能力的团队结构，也构成了时维感知推进全栈技术路线的重要基础。一方面，团队以扎实的学术底蕴，持续引领神经形态芯片架构、下一代类脑算法与复杂仿生信息处理机制的技术前沿；另一方面，依托严密的工程化体系，将前沿研究与实际工程需求结合，推动相关技术从芯片设计和算法研发，进一步走向软硬件协同与系统级产品验证。
这种 " 产学研用 " 高度一体化的复合型能力，正是时维感知能够稳步推进全栈技术路线的核心护城河。通过深度打通芯片制造、模型训练、算法优化与系统部署的全流程，公司正在大幅缩短从前沿理论研究到硬科技产品大规模商业化落地之间的周期，并围绕万物智联的端侧智能场景，逐步筑起极高的人才、技术与工程壁垒。
基于这一能力，时维感知正在逐步打通芯片、算法与系统应用之间的技术链路。从脉冲编码芯片，到类脑算法与神经形态计算架构，再到面向具体场景的系统级产品，公司希望通过软硬件协同，缩短前沿神经形态技术从研发验证走向实际应用和大规模商业化落地的周期，并围绕万物智联的端侧智能场景，逐步筑起扎实的人才、技术与工程壁垒。
随着技术验证逐步推进，时维感知也开始从技术研发走向更广泛的产业化验证。随着具身智能机器人、可穿戴设备及各类泛自主智能端侧设备的爆发式增长，产业界对于低功耗端侧部署、低延迟实时决策和本地安全闭环控制的刚性需求将呈现指数级跃升。对于时维感知而言，完成天使轮融资只是第一步，下一阶段的核心战略，不仅在于持续突破神经形态计算的关键技术指标，更在于将这一新型计算范式，转化为各行各业稳定、可部署、可复制的底层智能基础设施，进一步打开端侧仿生智能的应用空间。
