在之前的 FMS 2026 峰会上，三星公布了面向下一代 AI 基础设施的存储技术路线图，并首次展出 zHBM、zNAND-O 概念模型及业界首款 V10 BV-NAND 闪存，全面展示了其在 AI 时代的存储创新实力。其中 zHBM 是这次活动的核心亮点，通过先进晶圆键合技术将高带宽内存（HBM）垂直堆叠于 AI 加速器上方，能大幅缩短数据传输路径。
据 Wccftech报道，近日三星进一步介绍了 zHBM，主要讨论围绕 HBM 通过先进逻辑工艺的演进，基础裸片成为焦点。
为了解决相关的问题，三星将重点放在了基础裸片，具体路径为：升级到先进逻辑工艺→定制 HBM（CHBM）→高级 HBM（AHBM）→ zHBM（真正 3D 垂直堆叠）。目前三星已经在 HBM4 的基础裸片上采用 4nm 工艺，以解决热量、信号延迟和能效问题，这是整个升级路径的起点。第二阶段开始在 B-die 扩展功能，比如集成内存控制器和部分计算处理单元等，也就是定制 HBM。第三阶段就是 zHBM，彻底消除 2.5D 中介层，DRAM 直接放在计算模块，三星展示的是四堆栈 zHBM 叠加在一个 XPU 上。
三星表示，相比于 HBM4E，能降低 70% 功耗、提升 230% 带宽，每个 DRAM 模块能减少 100W 功耗，并为计算芯片额外释放出 8.3% 的功率空间。为了实现 zHBM，三星还在开发先进封装技术，比如 WoW（Wafer on Wafer）和 HCB（Hybrid Cube Bonding），以实现超高 I/O 密度，构建统一的 SoC-DRAM 设计。
