IT 之家 6 月 4 日消息，科技媒体 Wccftech 昨日（6 月 3 日）发布博文，报道称在 2026 台北国际电脑展上，三星展示了面向 HBM5 内存的 HPB（Heat Block Path，热阻断路径）封装散热结构。
该媒体称三星的 HPB 散热架构在封装内部加入独立热柱。热柱可从堆叠内部带走热量，并导向封装上方或侧边的散热器。
三星把重点放在 D2D PHY（裸片到裸片物理层）区域，也就是 HBM 基底芯片与 GPU 之间的高速连接层。随着堆叠变高、速度变快，这里的温度和功耗密度快速抬升。三星称，HPB 已在 HBM4E 上完成部署和验证。
HBM4E 的首批 12 层样品已于上月出货，速率为 14Gbps，后续可扩展到 16Gbps，每堆叠带宽为 3.6TB/s。
三星还确认，HBM5 基底芯片会从 HBM4 和 HBM4E 使用的 4nm 节点，转向自家 2nm 工艺。
三星 Device Solutions 总裁兼 CTO Song Jai-hyuk 表示，AI 系统更强大且集成更密，热管理、数据处理效率和封装稳定性已与内存性能同样关键。
三星同时拥有内存业务和逻辑代工业务，因此可把 HBM5 堆叠与 2nm 基底芯片纳入自家制造体系。
SK 海力士也瞄准同一热点，但采用不同路线。其 iHBM（集成式高带宽内存）方案把电绝缘、导热硅冷却元件嵌入 D2D PHY 层，称可较现有产品降低超过 30% 热阻。三星选择建立热量外排通道，SK 海力士则把冷却元件放在热点处。
