新品与既有产品线布局
此次发布的产品组合中，仅 Bravera SC6 为全新产品。这是一款支持 PCIe 6.0 x4 的 SSD 控制器，配备 16 个 NAND 通道及 Arm Cortex 核心，性能较前代 Bravera SC5 翻倍。该控制器采用主机管理的闪存转换层（FTL），允许云运营商自主控制写入放置与垃圾回收，主要针对从 HBM 溢出到 SSD 的 KV 缓存工作负载。Bravera SC6 将于 2026 年第四季度启动样品测试，预计最早 2027 年上市，与 Phison 和 Silicon Motion 等竞品的 Gen6 驱动器发布节奏一致。
组合中的其他组件多为既有产品或收购成果：Structera X 系列 DDR4/DDR5 扩展控制器自 2024 年起已发货并进入超大规模部署，其内联 LZ4 压缩技术可将有效容量提升 2 至 2.5 倍；Structera S 交换机于今年三月在 OFC 大会发布，提供 260 条 PCIe 6.0 和 CXL 3.x 通道，本季度开启样品测试；Photonic Fabric 光内存层则源于二月完成的对 Celestial AI 的 32.5 亿美元收购，可提供覆盖 50 米、高达 32TB 的温暖 KV 缓存。
Meta 的 CXL 实践与 DDR4 复用
作为 CXL 技术的早期践行者，Meta 已在数百万台服务器中部署基于自研 Vistara ASIC 的 CXL 方案，通过复用退役服务器中的 DDR4 内存，将部分推理工作负载所需的服务器数量减少多达 25%。Meta 的数据显示，其内部 DRAM 使用寿命可达七至十年，远超服务器三至五年的寿命周期。该部署不仅降低了硬件成本，还使分布式缓存平均延迟降低 29%，作业失败率下降 33%。
Marvell 产品营销副总裁 Khurram Malik 明确指出，"DDR4 回收是 CXL 首要且最重要的用例。" 尽管 Marvell 声称其 Structera X 是在与领先超大规模企业合作下开发，但 Meta 实际采用的是自研 ASIC 而非 Marvell 产品。与此同时，竞争对手 Astera Labs 的 Leo 控制器已于去年十一月进入微软 Azure M 系列预览阶段。
内存短缺与 CXL 部署现实
DRAM 市场的供需失衡加剧了企业对内存复用的关注。2026 年第一季度，传统 DRAM 合约价格创下历史最大涨幅，第二季度继续上涨 58% 至 63%。由于三星、SK 海力士和美光缩减 DDR4 产能转向 HBM，DDR4 模块价值大幅回升，甚至超过部分 DDR5 价格。尽管美国和中国买家签署了锁定至 2027-2028 年的长期协议，但现货市场依然紧张。
尽管 Yole 数据显示，2025 年第一季度售出的服务器中三分之二具备 CXL 能力，但实际使用率接近零，预计 2030 年也仅为 13%。SemiAnalysis 此前曾质疑 CXL 在 AI 领域的有效性，认为其带宽效率低于 NVLink 等专有互连。对此，Marvell 将 CXL 卖点聚焦于 CPU 侧容量扩展和 KV 缓存暂存。其基准测试显示，Structera S 可将推理吞吐量提升 4.8 倍，首个令牌生成时间缩短 82.7%，但这些数据尚未经过第三方独立验证。
【星途科讯 图文丨略略 首发于 ZAKER 科技，转载请注明出处】
