关于ZAKER 合作
超能网 刚刚

英伟达计划开发 HBM 基础裸片:采用 3nm 工艺,计划 2027H2 试产,重塑市场格局

今年 4 月,SK 海力士宣布与台积电(TSMC)签署了谅解备忘录(MOU),就下一代 HBM 产品生产和加强整合 HBM 与逻辑层的先进封装技术密切合作。双合作开发第六代 HBM 产品,也就是 HBM4,其中台积电负责生产基础裸片(Base Die)。不同于以往的 HBM 产品,HBM4 将迎来定制设计,英伟达也计划在明年基于 Rubin 架构 GPU 的下一代 AI 加速器中使用。

据 TrendForce报道,传闻英伟达已开始开发自己的 HBM 基础裸片,这在供应链中泛起了涟漪,因为很可能重塑下一代 HBM 格局。预计英伟达的自研 HBM 基础裸片采用 3nm 工艺制造,计划在 2027 年下半年进行小批量试产。

有分析指出,英伟达此举表明了其朝着定制 HBM 设计的基础裸片方向迈进,或许会将部分 GPU 功能集成到基础裸片中,旨在提高 HBM 和 GPU 的整体性能。英伟达可能会在 2027 年上半年首先采用 SK 海力士供应的标准 HBM4E,然后从 2027 年下半年至 2028 年期间过渡到自己的定制 HBM4E 设计。

目前 SK 海力士以以内部芯片设计主导 HBM 市场,但是要实现 10Gbps 以上的 I/O 速率,需要先进制程节点的支持,比如台积电的 12nm 或以下的工艺来制造芯片。由于存储器制造商缺乏复杂的基础芯片 IP 和 ASIC 设计能力,所以英伟达需要开发专用的 HBM 基础裸片,利用 NVLink Fusion 提供更多模块化解决方案,并加强生态系统控制。

有消息人士透露,英伟达会将 UCIe 接口集成到 HBM4 中,以实现 GPU 和 CPU 直接连接,这么做也将大大增加设计复杂性。最大的受益者可能是台积电,与主要芯片设计公司的密切合作,加上不断改进的制程工艺,使其处于人工智能快速发展的核心地带。