今年 4 月，AMD确认其首款 2nm 芯片来自于第六代 EPYC 处理器，代号 "Venice" 所使用的 CCD，预计在 2026 年推出。这是业界首款以台积电（TSMC）2nm 工艺技术流片的高性能计算（HPC）芯片，凸显了 AMD 激进的路线图和台积电制程节点的准备情况。
Venice - N2P（通用服务器）
Venice Dense - N2P（云端服务器）
Olympic Ridge - N2P（台式机）
Gator Range - N2P（高端笔记本）
Medusa Point 1 - N2P+N3P（主流笔记本），N3P（低端笔记本）
第六代 EPYC 处理器 "Venice" 分为普通服务器和高密度云机架两种产品，均为 N2P 工艺，与 N3E 相比，频率提高了 8% 至 10%，单个 CCD 分别拥有 12 个 Zen 6 及 32 个 Zen 6c 核心，8 个 CCD 可提供最多 96 核心 192 线程及 256 核心 512 线程设计；Olympic Ridge 将是最后一个支持 AM5 平台的产品；Gator Range 主要用于高端游戏本；面向主流产品的 Medusa Point 1 在 CCD 上采用 N2P，而 I/O 模块则采用 N3P，而入门级产品会选择更具成本效益的单芯片设计，然后以 N3P 工艺制造。
由于 AMD 与台积电的紧密合作进行了优化，最终呈现的芯片类似于定制设计，而非标准的 N2P。预计首批 N2P 芯片会在今年末发送，2026 年实现量产，从而推动大规模更新。
